여러 개의 칩을 쌓아 하나의 반도체로 만드는 ‘X-Cube’
업계 최초로 7나노 공정에 X-Cube 적용한 테스트칩 생산

 

[스페셜 경제=변윤재 기자] 삼성전자가 초미세 반도체 공정에서 여러 개의 웨이퍼를 얇게 쌓게 하나의 반도체로 만드는 적층 기술을 구현하는 데 성공했다.

 

삼성전자는 전 공정에 이어 후 공정에 있어서도 첨단 기술 경쟁력을 확보하게 됐다. 메모리반도체 분야에 이어 시스템반도체 분야에서도 1위를 노리는 반도체 비전 2030’ 달성이 가속화될 전망이다.

 

13일 삼성전자에 따르면, 업계 최초로 7나노 EUV(극자외선) 시스템반도체에 3차원 적층 패키지 기술인 ‘X-Cube(eXtended-Cube)’를 적용한 테스트칩 생산에 성공했다.

 

'X-Cube'는 전공정을 마친 웨이퍼 상태의 칩 여러 개를 위로 얇게 쌓아 하나의 반도체로 만드는 기술이다.

  

통상 시스템반도체는 일반적으로 CPU(중앙처리장치)·GPU(그래픽카드)·NPU(신경망처리장치) 등의 역할을 하는 로직 부분, 자주하는 작업이나 동작을 저장해 빠른 작업을 가능하게 만드는 캐시메모리(Cache memory)S램 부분을 하나의 칩에 평면으로 나란히 배치해 설계한다.

 

그러나 X-cube 기술은 로직과 S램을 단독으로 설계·생산해 위로 쌓아올리기 때문에 전체 칩 면적은 줄이면서 고용량 메모리 솔루션을 장착할 수 있다. 그만큼 고객 설계의 자유도를 높일 수 있는 셈이다.

 

TSV(실리콘관통전극) 기술을 통해 시스템반도체의 데이터 처리속도를 획기적으로 향상시킬 수 있고, 전력 효율도 크게 높일 수 있다. 종전에는 와이어를 이용해 칩을 연결했지만, 칩에 미세한 구멍을 뚫어 상단 칩과 하단 칩을 전극으로 연결하는 TSV 기술을 활용하면, 데이터 통신 채널을 고객 설계에 따라 자유자재로 확장할 수 있고, 신호 전송 경로를 최소화해 데이터 처리 속도 극대화할 수 있다.

 

슈퍼컴퓨터·인공지능·5G 등 고성능 시스템반도체를 요구하는 분야는 물론 스마트폰과 웨어러블 기기의 경쟁력을 높일 수 있는 핵심 기술로 활용될 것으로 예상된다.

 

삼성전자 관계자는 글로벌 팹리스 고객은 ‘X-Cube’ 설계방법론과 설계툴을 활용해 EUV 기술 기반 5, 7나노 공정 칩 개발을 바로 시작할 수 있다 이미 검증된 삼성전자의 양산 인프라를 이용할 수 있기 때문에 개발 오류를 빠르게 확인하고 칩 개발 기간을 줄일 수 있다고 설명했다.

 

삼성전자는 16일부터 18일까지 온라인으로 진행되는 HPC(고성능 컴퓨팅)·AI(인공지능) 등의 고성능 반도체 관련 연례 학술 행사인 핫 칩스 2020’에서 X-Cube의 기술 성과를 공개할 계획이다.

 

강문수 삼성전자 파운드리사업부 마켓전략팀 전무는 “EUV 장비가 적용된 첨단 공정에서도 TSV 기술을 안정적으로 구현해냈다반도체 성능 한계 극복을 위한 기술을 지속 혁신해 나가겠다고 밝혔다.

 

스페셜경제 / 변윤재 기자 purple5765@speconomy.com 

저작권자 © 스페셜경제 무단전재 및 재배포 금지